Автоматические проверки электронного проектирования ESD

Проверка защиты от электростатического разряда (ESD) в сложной конструкции интегральной схемы (ИС) является чрезвычайно сложной задачей. Передовые конструкции имеют множество областей питания и уровней напряжения для различных функциональных частей, таких как радиочастотные (РЧ), цифровые и высоковольтные блоки, что делает проверку электростатического разряда сложной и подверженной ошибкам задачей. Полагаясь только на ручную проверку, возникает значительный риск пропустить конструктивные недостатки, что может стоить очень дорого как во время производства, так и в полевых условиях. Следовательно, автоматизированная проверка электростатического разряда весьма желательна в современном процессе проектирования. В этой статье излагаются основные требования к потоку проверки ESD, определенные Рабочей группой по инструментам автоматизации электронного проектирования (EDA) Ассоциации ESD (ESDA) [1].

На рис. 1 показаны временная шкала и основные этапы примерного процесса проектирования. Процесс проектирования продукта ИС (верхний ряд) должен быть синхронизирован с потоком разработки и внедрения ESD (средний ряд). Последнее должно поддерживаться потоком проверки ESD (нижний ряд).

Рисунок 1: Простой процесс проверки ESD, сопоставленный с примером процесса проектирования микросхемы.

В следующих разделах описываются основные этапы разработки ИС и приводятся примеры различных проверок ESD, соответствующих этим этапам.

Этап определения продукта

Характеристики ESD обычно соответствуют общепринятым стандартам. Однако, в зависимости от области применения, они могут быть модифицированы маркетинговыми командами и заказчиками микросхем. Спецификации конструкции продукта и требуемые характеристики ESD определяют характеристики компонентов ESD и ячеек ESD. На основе этих функциональных требований подходящие ячейки ESD определяются для каждого узла приложения контакта (сигнал, питание и земля). Обычно элементы ESD доступны разработчику в специальной библиотеке ESD.

В ситуации, когда зрелая полупроводниковая технология используется с уже разработанными библиотеками ESD, необходимо проверять только размещение и модификации существующих ESD-компонентов и ячеек ESD для конкретного продукта. Для нового продукта ИС, в котором используется новый полупроводниковый процесс, библиотека ESD может быть недоступна, и никакие специальные проверки ESD на уровне ячейки не могут быть выполнены. Тем не менее, характеристики производительности необходимой библиотеки ESD по-прежнему могут быть определены вместе с заказчиком ИС на основе имеющихся данных о разработке технологии ESD и данных ESD EDA из других продуктов/технологий.

На основе имеющихся проектных данных на этом этапе проектирования можно выполнить следующие проверки ESD:

Из-за характера этих данных простая проверка соответствия ESD может быть выполнена на основе характеристик ESD ячеек ESD в базе данных проектирования. Ниже приведен пример проверки ESD EDA, выполняемой во время определения продукта.

Ранний анализ целостности ячеек ввода-вывода, размещения шин и общей устойчивости к электростатическому разряду является одним из важнейших факторов успешного проектирования микросхемы. Средство проверки планирования ESD для чипа может обеспечить проверку правил проектирования ESD при планировании размещения ячеек ввода-вывода и шины питания. В частности, программа проверки может проверить наличие электростатической ячейки/устройства между контактными площадками, оценить паразитное сопротивление между контактной площадкой и электростатической ячейкой/устройством и дать приблизительную оценку устойчивости чипа к электростатическому разряду путем прогнозирования напряжения контактной площадки (рис. 2).

Рис. 2. Образец узла ввода-вывода, проверенный с помощью устройства для проверки плана этажа ESD. Выходные сигналы инструмента указывают на отсутствие устройств защиты от электростатического разряда и большое сопротивление на пути тока электростатического разряда.

Этап архитектуры чипа

На этом этапе проектирования определяется функциональный/поведенческий уровень архитектуры чипа и определяются необходимые компоненты ESD и ячейки библиотеки. На этом этапе описание микросхемы или схемы компоновки недоступно. Как и в предыдущем разделе, можно выполнять проверки на уровне ячеек и проверки защищенных устройств. Доступные проектные данные аналогичны описанным в предыдущем разделе.

Проверка модуля и полной интегральной схемы на этапе проектирования